### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-250708

(43)Date of publication of application: 27.09.1996

(51)Int.CI.

H01L 29/744

H01L 29/74

(21)Application number: 07-049658

(71)Applicant:

TOSHIBA CORP

(22)Date of filing:

09.03.1995 (72)Inventor:

OMURA ICHIRO


UETAKE YOSHINARI OHASHI HIROMICHI

### (54) POWER SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To enable semiconductor device to be composed of GTO in lower voltage than conventional one with less switching loss by specifying the maximum impurity concentration of the second conductivity type base layer not to exceed a specific value.

CONSTITUTION: A p-type base layer 4, an n layer emitter layer 5 are formed on the surface of an n-type base layer 1 to compose a mesa, a cathode electrode 6 is provided on the n-type emitter layer 5, a gate electrode 7 is provided on the p-type base layer 4 while the gate electrode 7 is connected to the p-type base layer 4 through the intermediary of a high concentration p-type contact later 8. At this time, the p-type contact layer 8 fills the role of lowering the contact resistance of the gate electrode 7 and the p-type base layer 4 as well as the lateral directional resistance of the p-type base layer 4 while a p-type emitter layer 2 and an anode electrode 3 are provided on the underside of an n-type base layer 1. Accordingly, when the maximum impurity concentration of the p-type base layer 4 is set up not to exceed 2 × 1017cm-3 as well as Ws=200µm, Wm=40 µm and Ws.Wm value not to exceed 10000µm2, the ON value can be lowered without cutting down the interrupting current.



#### **LEGAL STATUS**

[Date of request for examination]

15.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3284019

[Date of registration]

01.03.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-250708

(43)公開日 平成8年(1996)9月27日

(51) Int.Cl. <sup>6</sup>	酸別記号	庁内整理番号	FI	技術表示箇所
H01L 29/744			H01L 29/74	С
29/74				D

### 審査請求 未請求 請求項の数1 OL (全 9 頁)


(21)出願番号	特顯平7-49658	(12)	0003078 式会社東芝	
(22)出廣日	平成7年(1995)3月9日		ス宏セネ之 奈川県川崎市幸区堀川町72番地	
(22)(四時日	平成7年(1995) 3月 9日	'''		
		(72)発明者 大	村 一郎	
		神	奈川県川崎市幸区小向東芝町1番地	株
		式	会社東芝研究開発センター内	
		(72)発明者 植	竹 錢成	
		神	奈川県川崎市幸区小向東芝町1番地	株
		<b>3</b>	会社東芝研究開発センター内	
			橘 弘通	
		' ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' ' '	奈川県川崎市幸区小向東芝町1番地	烘
			会社東芝研究開発センター内	VI
		1		
		(74)代理人 弁)	理士 鈴江 武彦	

# (54) 【発明の名称】 電力用半導体装置

# (57)【要約】

【目的】GTOのオン電圧を下げること。

【構成】 n型ベース層1の表面に形成されたp型ベース層2と、p型ベース層4の表面に形成されたn型エミッタ層5と、n型ベース層2の裏面に形成されたp型エミッタ層4と、p型ベース層4に設けられたゲート電極7と、p型エミッタ層2に設けられたアノード電極3と、n型エミッタ層5に設けられたカソード電極6とからなるGTOにおいて、p型ベース層4の最大不純物濃度を2×10<sup>17</sup> c m<sup>-3</sup>以下にする。



### 【特許請求の範囲】

【請求項1】第1導電型ベース層の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型エミッタ層と、前記第2導電型ベース層と反対側の前記第1導電型ベース層の表面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に設けられた制御電極と、前記第2導電型エミッタ層に設けられた第1の主電極と、前記第1導電型エミッタ層に設けられた第2の主電極とからなる電力用半導体素子が配列形成されてなり、前記第2導電型ベース層の最10大不純物濃度が2×10<sup>17</sup>cm<sup>-3</sup>以下であることを特徴とする電力用半導体装置。

1

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、GTO(Gate Tum-Of f thyristor)からなる電力用半導体装置に関する。

### [0002]

【従来の技術】電力用半導体素子の1つとしてGTOがある。GTOは一般のサイリスタでは不可能な自己ターンオフ機能をもっているため、整流回路が不要となり、装置の小型軽量化、高性能化が図れる。GTOは、npnpの4層構造のサイリスタを基礎とし、そのn型エミッタ層にはカソード電極が設けられ、p型ベース層にはゲート電極が設けられ、そして、p型エミッタ層にはアノード電極が設けられた構造となっている。

【0003】図19は、従来のメサ型GTOの素子構造を示す断面図である。図中、101は高抵抗のn型ベース層を示しており、このn型ベース層101表面にはp型ベース層104、n型エミッタ層105が順次形成されている。p型ベース層104、n型エミッタ層105はメサを構成している。

【0004】このようなメサは、例えば、n型ベース層 101の表面にp型ベース層104を形成し、次いでこのp型ベース層104の表面にn型エミッタ層105を拡散形成した後、p型ベース層104、n型エミッタ層 105をメサ状にエッチング加工することにより得られる。

【0005】n型エミッタ層105にはカソード電極106が設けられ、p型ベース層104にはゲート電極107が設けられている。ゲート電極107は高濃度のp型コンタクト層108を介してp型ベース層104に接続している。

【0006】一方、n型ベース層101の裏面にはp型エミッタ層102が設けられ、とのp型エミッタ層102にはアノード電極103が設けられている。との素子をターンオンするには、ゲート電極107にカソードに対して正の電圧を印加する。これにより、n型エミッタ層105より電子がn型ベース層101に注入され、これに応じた量の正孔がp型エミッタ層102からn型ベース層101に注入される共具。伝道度空間が起とり要

子はターンオンする。いったんオンになると、ゲート電極107に正の電圧を印加しなくても、素子はオンしずける。キャリアの蓄積が多いとオン電圧は低くなる。

【0007】一方、素子をターンオフするには、ゲート電極107にカソードに対して負の電圧を印加する。これによってp型エミッタ層102からnエミッタ層105に流れていた正孔電流がゲート電極107にバイバスされ、n型エミッタ層105からの電子注入が止まって素子はターンオフする。

【0008】Cこで、正孔電流はp型ベース層104を 横方向に流れてゲート電極107にバイバスされるの で、p型ベース層104の抵抗が大きいと、十分にp型 ベース層104から正孔電流をゲート電極に排出でき ず、最大可制御電流(最大ターンオフ電流)が小さくな るという問題が生じる。

【0009】そこで、従来のGTOでは、p型ベース層 104の不純物濃度を十分に高くしして(5×10<sup>17</sup>~ 1×10<sup>18</sup> c m<sup>-3</sup>)、最大可制御電流を大きくしている。しかし、p型ベース層 104の不純物濃度を高くすると、ターンオン時にp型ベース層 104中でキャリアの再結合が起こりやすくなので、n型エミッタ層 105から注入された電子がp型ベース層 104で消滅し、n型ベース層 101への電子の注入量が少なくなる。

【0010】との結果、n型ベース層101のカソード に近い部分の蓄積キャリアが減少し、オン電圧は高くなる。オン電圧を低くするために、アノード側の蓄積キャリアを多くしようとすると、今度はスイッチング損失 (ターンオオフ損失)が大きくなるという問題が生じる。

### 30 [0011]

40

【発明が解決しようとする課題】上述の如く、従来のG TOにあっては、最大可制御電流(最大ターンオフ電流)を大きくするために、p型ベース層の不純物濃度を高くしているが、ターンオン時にp型ベース層中でキャリアの再結合が起こりやすくなり、n型ベース層中の蓄積キャリアが減少し、オン電圧が高くなるという問題があった。また、オン電圧を低くするために、アノード側の蓄積キャリアを多くすると、今度はスイッチング損失(ターンオオフ損失)が大きくなるという問題があった。

【0012】本発明は、上記事情を考慮してなされたものでり、その目的とするところは、従来よりもオン電圧の低いGTOからなり、さらに簡単な技術的手段を付加することにより、スイッチング損失も小さくできる電力用半導体装置を提供することにある。

#### [0013]

対して正の電圧を印加する。これにより、n型エミッタ 【課題を解決するための手段】上記目的を達成するため 暦105より電子がn型ベース層101に注入され、と に、本発明(請求項1)に係る電力用半導体装置(第1 れに応じた量の正孔がp型エミッタ層102からn型ベ の発明)は、第1導電型ベース層の表面に形成された第 ース層101に注入される結果、伝導度変調が起こり素 50 2導電型ベース層と、この第2導電型ベース層の表面に

形成された第1導電型エミッタ層と、前記第2導電型ベ ース層と反対側の前記第1導電型ベース層の表面に形成 された第2導電型エミッタ層と、前記第2導電型ベース 層に設けられた制御電極と、前記第2導電型エミッタ層 に設けられた第1の主電極と、前記第1導電型エミッタ 層に設けられた第2の主電極とからなる電力用半導体素 子が配列形成されてなり、前記第2導電型ベース層の最 大不純物濃度が2×1017cm-3以下であることを特徴 とする。

【0014】また、本発明の他の電力用半導体装置(第 10 2の発明)は、第1導電型ベース層の表面に形成された 第2導電型ベース層と、この第2導電型ベース層の表面 に形成された第1導電型エミッタ層と、前記第2導電型 ベース層と反対側の前記第1導電型ベース層の表面に形 成された第2導電型エミッタ層と、前記第2導電型ベー ス層に設けられた制御電極と、前記第2導電型エミッタ 層に設けられた第1の主電極と、前記第1導電型エミッ タ層に設けられた第2の主電極とからなる電力用半導体 素子が配列形成されてなり、前記第2導電型ベース層の 最大不純物濃度が2×10<sup>17</sup>cm<sup>-3</sup>以下、前記第2の主 20 電極を挟んで隣り合う前記制御電極同士の距離が前記第 1導電型ベース層の厚さの1/6以上であることを特徴

【0015】また、本発明の他の電力用半導体装置(第 3の発明)は、第1導電型ベース層の表面に形成された 第2導電型ベース層と、この第2導電型ベース層の表面 に形成された第1導電型エミッタ層と、前記第2導電型 ベース層と反対側の前記第1導電型ベース層の表面に形 成された第2導電型エミッタ層と、前記第2導電型ベー ス層に設けられた制御電極と、前記第2導電型エミッタ 層に設けられた第1の主電極と、前記第1導電型エミッ タ層に設けられた第2の主電極とからなる電力用半導体 索子が配列形成されてなり、前記第2導電型ベース層の 最大不純物濃度が2×10<sup>17</sup>cm<sup>-3</sup>以下、前記第2の主 電極を挟んで隣り合う前記制御電極同士の距離と、前記 第1導電型エミッタ層の実質的な幅との積が10000 μm'以下であることを特徴とする。

【0016】また、本発明の他の電力用半導体装置(第 4の発明)は、第1導電型ベース層の表面に形成された 第2導電型ベース層と、との第2導電型ベース層の表面 に形成された第1導電型エミッタ層と、前記第2導電型 ベース層と反対側の前記第1導電型ベース層の表面に形 成された第2導電型エミッタ層と、前記第2導電型ベー ス層に設けられた制御電極と、前記第2導電型エミッタ 層に設けられた第1の主電極と、前記第1導電型エミッ タ層に設けられた第2の主電極とからなる電力用半導体 素子が配列形成されてなり、前記第2導電型ベース層の 最大不純物濃度が2×10<sup>17</sup>cm<sup>-1</sup>以下、前記第2の主 電極を挟んで隣り合う前記制御電極同士の距離が前記第 1 導電型ベース層の厚さの 1 / 6 以上、前記第2 の主電 50 度は 2×10<sup>17</sup> cm<sup>-1</sup>以下、n型ベース層 1 の厚さは 6

極を挟んで隣り合う前記制御電極同士の距離と、前記第 1導電型エミッタ層の実質的な幅との積が10000μ m'以下であることを特徴とする。

[0017]

【作用】本発明者の研究によれば、本発明の素子(GT O) 構造において、第2導電型ベース層の最大不純物濃 度が2×1017cm-7を境にしてオン電圧が急激に低減 することが分かった。

【0018】したがって、上記知見に基づいた本発明に 係る電力用半導体装置によれば、従来よりもオン電圧を 低くできる。また、本発明者の研究によれば、本発明の 素子(GTO)構造において、第2導電型ベース層の最 大不純物濃度が2×10<sup>17</sup>cm<sup>-1</sup>以下の場合、該最大不 純物濃度の値に関係なく、第2の主電極を挟んで隣り合 う制御電極同士の距離と第1導電型エミッタ層の実質的 な幅との積が10000 mm'以下であれば、従来と同 じ遮断電流が得られることが分かった。

【0019】したがって、上記知見に基づいた簡単な技 術手段を本発明に係る電力用半導体装置に付加すれば、 すなわち、第3、第4の発明によれば、2×10<sup>17</sup>cm - 3以下、10000μm3以下にすれば、遮断電流の低 下を招かずに従来よりもオン電圧を低くできる。 [0020]

【実施例】以下、図面を参照しながら実施例を説明す

(第1の実施例)図1は、本発明の第1の実施例に係る メサ型GTOの素子構造を示す断面図である。これは1 セル分を示しており、このようなメサ型GTOを配列形 成したものが本発明の電力用半導体装置となる。

【0021】図中、1は高抵抗のn型ベース層を示して おり、このn型ベース層1の表面にはp型ベース層4、 n型エミッタ層5が順次形成されている。p型ベース層 4、n型エミッタ層5はメサを構成している。

【0022】このようなメサ構造は、例えば、n型ベー ス層1の表面にp型ベース層4を形成し、次いでこのp 型ベース層4の表面に n型エミッタ層5を拡散形成した 後、p型ベース層4、n型エミッタ層5をメサ状にエッ チング加工することにより得られる。

【0023】n型エミッタ層5にはカソード電極6が設 けられ、p型ベース層4にはゲート電極7が設けられて いる。ゲート電極7は高濃度のp型コンタクト層8を介 してp型ベース層4に接続している。このp型コンタク ト層は、ゲート電極7とp型ベース層4とのコンタクト 抵抗を下げる役割と、p型ベース層4の横方向抵抗を下 げる役割を持っている。

【0024】一方、n型ベース層1の裏面にはp型エミ ッタ層2が設けられ、このp型エミッタ層2にはアノー ド電極3が設けられている。n型ベース層1の不純物濃 度は2×10<sup>1</sup> cm<sup>-</sup>、p型ベース層4の最大不純物濃 50μm、n型エミッタ層5の実質的な幅Wmは40μm、ゲートコンタクト(ゲート電極とp型ベース層とがコンタクトするところ)の間隔Wggは140μm、アノード電極3を挟んで隣り合うゲート電極7間の距離(単位セルの幅)Wsは200μmである。

【0025】n型エミッタ層5の実質的な幅Wmとは、p型ベース層4との接合部分の正味のn型エミッタ層5の幅であり、例えば、図18に示すように、p型コンタクト層8がn型エミッタ層5領域内まで形成されている場合には、n型エミッタ層5からp型コンタクト層8を 10除いた部分の幅がWmである。

【0026】また、p型ベース層4の最大不純物濃度とは、実質的なn型エミッタ層5の中心線上のp型ベース層4の不純物濃度のうち最大の不純物濃度である。p型ベース層4の最大不純物濃度、Wm、Wgg、Wsのパラメータは図2、図3から求めた。

【0027】図2は、p型ベース層4の最大不純物濃度とオン電圧V, との関係、ならびに従来のGTOと同程度の遮断電流を得るために必要なWsとWmとの積(Ws・Wm)を示している。なお、図中、括弧内の値は従 20来設計でのWmの値を示している。

【0028】図2から、p型ベース層4の最大不純物濃度が $2\times10^{17}$  c m $^{-1}$ 付近からオン電圧 $V_F$  が急激に上昇し始める。したがって、オン電圧 $V_F$  を下げるには、本実施例のように、p型ベース層4の最大不純物濃度を $2\times10^{17}$  c m $^{-1}$ 以下にすることが望ましい。

【0029】オン電圧V,の上昇理由は、p型ベース層4の最大不純物濃度が高くなると、nエミッタ層5から注入された電子がp型ベース層4中で正孔と再結合し、十分な電子がn型ベース層1に供給されないからである。

【0030】また、図2から、従来のGTOと同程度の 遮断電流を得るために必要な $Ws\cdot Wm$ の値は、p型ベース層4の最大不純物濃度が $2\times10^{32}$  c  $m^{-3}$ 以下であればほぼ $10000\mu m^{3}$  で一定で、それを越えると急 激に上昇する。

【0031】したがって、本実施例のように、Ws=200 $\mu$ m、 $Wm=40\mu$ mとし、 $Ws\cdot Wm$ の値を10000 $\mu$ m'以下に設定すれば、オン電圧 $V_{\epsilon}$ を低く保ったまま、従来と同程度の遮断電流を確保できる。換言すれば、遮断電流の減少を招かずに、従来よりもオン電圧を低くできる。

【0032】また、10000μm²以下では、p型ベース層4の最大不純物濃度の制御が甘くても、従来のGTOと同程度の遮断電流を容易に得られる。p型ベース層4の最大不純物濃度が高いと、ターンオフ時の正孔の引き出し抵抗が小さくなるので、Ws・Wm、換言すれば、n型エミッタ層5が比較的大きくてもターンオフできる。一方、p型ベース層4の最大不純物濃度が低いと、ターンオフ時の正孔の引き出し抵抗が大きくなり、

ターンオフできるようにするには、抵抗を下げるため (x, x) = x

【0033】図3は、Wgg/Ldiffとオン電圧 $V_r$ との関係を示す特性図である。また、図3には、 $Wgg/Ln_s$ とオン電圧 $V_r$ との関係も示してある。Ldiffは高注入状態のn型ベース層の拡散長、 $Ln_s$ はn型ベース層の厚さである。

【0034】図3から、WggがLdiffよりも短くなるとオン電圧V、が急激に上昇するととが分かり、WggはLdiffより大きくする必要がる。これはゲート電極とp型ベース層とのコンタクト界面(ゲートコンタクト界面)での電子と正孔との再結合がn型エミッタ層から注入された電子を消滅させてしまうからである。

【0035】 n型ベース層の厚さしn。は、通常、高注入状態のn型ベース層の拡散長の約6倍程度のなので、Wg g はn型ベース層の厚さの6分の1より大きく大きくすれば、例えば、本実施例のように、n型ベース層の厚さ= $650\mu$ m、Wg g =  $140\mu$ mに設定すれば、Wg g はL diffより大きくなり、オン電圧V。の低い素子が実現できる(第2の発明)。

【0036】なお、上述したことから、 $Ln_{\bullet}$  /6 < W  $gg < 10000 / Wmの関係が得られる。(単位: <math>\mu$  m)

本実施例では $Wm=40\mu m$ としたがそれより小さくても良い。その場合、遮断能力(ターンオフ特性)がさらに向上する。

【0037】また、本実施例ではn型エミッタ層の素子 実行面積に占める割合は20%であるが、その割合が小 さいほど遮断能力は向上する。また、本実施例ではWg $g=140\mu$ mとしたがそれより大きくても良い。この 場合、オン電圧をさらに低くすることができる。

【0038】また、本実施例ではゲート電極とp型ベース層とのコンタクト界面(ゲートコンタクト界面)でのキャリアの再結合を抑制するために、コンタクト界面の素子実効面積に対する割合を30%以下にしている。

【0039】とこまでは、主としてオン電圧に関しての効果について説明したが、次にスイッチング特性等のターンオフ特性に関しての効果について説明する。図4は、従来のGTOのn型ベース層中のキャリア分布およびターン電流の波形を示す図である。n型ベース層中では正孔と電子とにより導電変調が起こっており、正孔と電子は同じキャリア分布となっている。図中、nはキャリア数を示している。

【0040】図4(a)はオン状態のキャリア分布、図4(b)はターンオフのフォールタイムでのキャリア分布、図4(c)はテールタイムでのキャリア分布を示している。また、図4(d)は上記各状態のターン電流の波形を示している。

[0041] フォールタイムなどターンオフの初期は、50 キャリア分布の微分が負(dn/dx<0)の部分のキ

7

ャリアが排出され、その後、キャリア分布の微分が正(dn/dx>0)の部分のキャリアが排出される。

【0042】ただし、キャリア分布の微分はカソード側からアノード側へ、電流に沿った微分を意味する。図5は、キャリア分布の微分(dn/dx)とベース接地増幅率 $\alpha$ pnp と電流密度との関係を示す特性図である。図5から、dn/dxが大きいほど、電流密度が小さいほど $\alpha$ pnp が大きくなることが分かる。

【0043】ターンオフ中のスイッチング損失は、ターンオフ中に素子に流れる電流が多いと大きくなる。その 10 ため、ターンオフ中に素子に流れる電流の総量Q。r, を小さくすることが望ましい。Q。r, は以下の式で求めることができる。

[0044]

【数1】

$$Q_{off} = \int_{Nhase} n / (1 - \alpha pap) dx$$

【0045】との式から、n型ベース層においてdn/dx<0の領域を増やすこと、言い換えれば、微分値をできるだけ小さくすることが、Q。rrの低減につながりスイッチング損失の低減に有効であることが分かる。 【0046】テール電流は他の部分に比べて大きくなる。とれば、テール電流は他の部分に比べて大きくなる。とれば、テール電流はからでは、電流変度が小さくなる。

る。 これは、テール電流部分では、電流密度が小さくなり、 dn/dx>0 であるので、このような条件では、図5 に示すように  $\alpha$  pnp が 1 に近くなるからである。

【0047】従来からアノードショート構造などの導入により、アノード側のキャリア増加を抑制していたが、従来構造では、カソード側のn型ベース層のキャリア蓄積量は少ないままなので、十分にdn/dxを小さくで 30きず、その結果、ロスが大きく、また、p型ベース層の最大不純物濃度が高いので蓄積キャリアが少なく、オン電圧が高くなるという問題があった。

【0048】しかし、本発明の場合、アノードショート構造を採用することにより、アノード側のキャリアを減少させると、このアノード側キャリアの減少と上記カソード側キャリアの増加との相乗効果により、図6に示すように、従来のGTOに比べて、dn/dxの値が負の領域がさらに増える。すなわち、本発明の場合には、図中の点線左側の全ての領域で負となり、一方、従来の場40合には、点線左側の一部の領域のみで負となる。また、カソード側に十分なキャリアが蓄積されているので、アノードショートを採用しても、従来ほどオン電圧は上昇しない。

[0049] このように、本発明の場合には、カソード側のキャリアが増加した分、アノード側のキャリアが大幅に減少させることができ、さらにアノードショート構造の効果が顕著になり、オン電圧を上げずに、従来に比べて、スイッチング損失が大幅に小さくなる。

【0050】図7は、アノード側のキャリアの低減と、

n型ベース層中にd n/d xの低減を狙って、ヘリウム、プロトン等のライフタイムキラーを照射して、局所的にキャリアの再結合が行われるようにした場合のキャリア分布を示す図である。図7に示すように、ライフタイムキラーは、p型エミッタ側のn型ベース層に導入すると有効である。

(第2の実施例)図8は、本発明の第2の実施例に係るメサ型GTOの素子構造を示す断面図である。なお、図1のメサ型GTOと対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。

【0051】とれは上述したアノードショート構造を採用した例である。すなわち、アノード電極3は、p型エミッタ層2の両端に形成された高濃度のn型短絡層9を介して、n型ベース層1に接続している。

【0052】従来のGTOの場合、n型短絡層9間の距離Lasは、Ldiffの約2倍以上に設定されている。これ以上Lasを狭くすると、アノード側のキャリアが減少し、蓄積キャリアが減少し、オン電圧が高くなるからである。

【0053】一方、本実施例では、上述したように、p型ベース層の最大不純物濃度、Wgg等を最適化することにより、p型ベース層、ゲートコンタクト等での再結合を極力抑制し、カソード側のキャリア(n型ベース層のキャリア)を増やしているので、LasはLdiffの約2倍以下にすることができる。また、p型エミッタ層に対するn型短絡層の比率を大きくできる。

【0054】通常、n型ベース層の厚さは、キャリア拡散長の6倍程度であるので、Lasをn型ベース層の厚さの1/3以下にしても、オン電圧は上昇しない。このため、テール電流を効果的に減らすことができる。

【0055】図9は、本実施例のメサ型GTOのターンオフ波形である。Lasは170μmである。n型ベース層の厚さが650μmであるので、Lasはn型ベース層の厚さの1/3以下である。図9から、オン電圧は従来と同じで、テール電流は従来に比べて約1/3に減っていることが分かる。これはアノード側のキャリアの減少とカソード側のキャリアの増加との相乗効果による。

(第3の実施例)図10は、本発明の第3の実施例に係るメサ型GTOの素子構造を示す断面図である。

【0056】これは図7に従ってp型エミッタ層2側のn型ベース層1にタイムライフキラーを導入した例である。本実施例でもカソード側のキャリアは従来よりも多いので、その分タイムライフキラーの導入量を多くすることができ、タイムライフキラーの効果を高めることができる。

(第4の実施例)図11は、本発明の第4の実施例に係るメサ型GTOの素子構造を示す断面図である。

【0057】本実施例のメサ型GTOが第1の実施例の50 それと異なる点は、カソード電極6に低耐圧のUMOS

FETを直列に接続したことにある。すなわち、本実施例では、UMOSFETにより電流を遮断するようになっている。もとのオン電圧は従来よりも低いので、UMOSFETを接続することによるオン電圧の上昇は問題ならない。

【0058】図11において、21はドレイン電極、22は高濃度のn型コンタクト層、23はn型ドレイン層、24はゲート絶縁膜、25はゲート電極、26はソース電極、27はn型ソース層、28はp型ウェル層を示している。これらによってUMOSFETが形成され10でいる。

【0059】本実施例によれば、UMOSFETにより電流の遮断を行うので、最大遮断電流は従来のGTOよりも数段大きくなる。これはp型ベース層の最大不純物 濃度を下げるなどによるオン電圧低減(本発明の効果)があって初めて可能となる。

【0060】なお、最大遮断電流はUMOSFETの能力で決まるので、GTO部分の微細化は必要ない。

(第5の実施例)図12は、本発明の第5の実施例に係るメサ型GTOの累子構造を示す断面図である。

【0061】本実施例のメサ型GTOが第4の実施例のそれと異なる点は、UMOSFETの代わりに、プレーナ型MOSFETを用いたことにある。本実施例でも、第4の実施例と同様な効果が得られる。

(第6の実施例)図13は、本発明の第6の実施例に係るメサ型GTOの素子構造を示す断面図である。

【0062】本実施例のメサ型GTOが第4の実施例の それと異なる点は、外部ターンオフ回路からターンオフ を行なえるようになっていることにある。ゲート電極7 はpチャネルのMOSFETのソース電極34に接続し ている。このMOSFETのドレイン電極36は接地さ れ、ゲート電極35は電源37により一定の電圧が印加 されている。また、ゲート電極7はターンオフトリガ回 路38に接続されている。なお、31はp型基板、32 はp型ソース層、33はp型ドレイン層を示している。 【0063】電流の遮断はUMOSFETにより行なう ので、外部ターンオフ回路は単にオン状態ではp型ベー ス層を開放し、ターンオフ時には導通するだけで良い。 本実施例では、ターンオフ時には、ターンオフトリガ回 路8により負電圧がゲート電極7に印加され、その結 果、p型ベース層4の電位が上昇し、正孔電流がMOS FETにバイパスされ、素子はターンオフする。

【0064】(第7の実施例、第8の実施例)図14、図15は、それぞれ、本実施例の第7、第8の実施例に係るプレーナ型GTOの素子構造を示す断面図である。

【0065】これらは図13の外部ターンオフ回路を索子内に埋め込んだ例である。第7の実施例ではゲート電極7はターンオフ、ターンオフの両方で共通であり、第8の実施例ではターンオンはゲート電極7により行なわれ、ターンオフは別のゲート電極42により行なわれ

る。ターンオン時には正電圧(例えば、17V)を印加されていれば良く、それ以外の制約はない。ゲート電極7は絶縁膜を介して形成されており、MOSFETを形成している。

【0066】なお、本発明は上述した実施例に限定されるものではない。例えば、上記実施例では、主としてメサ型GTOの場合について説明したが、本発明はブレーナ型GTOやトレンチ型GTOにも適用できる。図16、図17に、それぞれ、プレーナ型GTO、トレンチ型GTOの素子構造を示す断面図を示す。トレンチ型GTOの場合、トレンチ溝でゲート電極7とエミッタ電極6とを分離している。この結果、素子は微細化されているにも拘らず、実施的なWggは広くなる。

【0067】また、上記実施例では、第1導電型をn型、第2導電型をp型とした場合の実施例であるが、第1導電型をp型、第2導電型をn型としても良い。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

[0068]

【発明の効果】以上詳述したように本発明によれば、第 2 導電型ベース層の最大不純物濃度が 2 × 1 0 <sup>1</sup> ' c m <sup>-</sup> 以下にすることにより、従来よりもGTOのオン電圧を低くすることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るメサ型GTOの素子構造を示す断面図

【図2】p型ベース層の最大不純物濃度とオン電圧 $V_F$ との関係、ならびに従来のGTOと同程度の遮断電流を得るために必要な $W_S$ と $W_m$ との積の最大値を示す図

【図3】Wgg/Ldiffとオン電圧V, との関係を示す 特性図

【図4】従来のGTOのn型ベース層中のキャリア分布 およびターン電流の波形を示す図

【図5】キャリア分布の微分(dn/dx)とベース接 地増幅率 αpnp と電流密度との関係を示す特性図

【図6】本発明および従来のキャリア分布を示す図

【図7】 ライフタイムキラーのキャリア分布を示す図

【図8】本発明の第2の実施例に係るメサ型GTOの素子構造を示す断面図

40 【図9】本発明および従来のメサ型GTOのターンオフ 波形を示す図

【図10】本発明の第3の実施例に係るメサ型GTOの 素子構造を示す断面図

【図11】本発明の第4の実施例に係るメサ型GTOの 素子構造を示す断面図

【図12】本発明の第5の実施例に係るメサ型GTOの素子構造を示す断面図

【図13】本発明の第6の実施例に係るメサ型GTOの 素子構造を示す断面図

50 【図14】本発明の第7の実施例に係るプレーナ型GT

11

Oの素子構造を示す断面図

【図15】本発明の第8の実施例に係るプレーナ型GT

〇の素子構造を示す断面図

【図16】本発明の変形例を示す断面図

【図17】本発明の他の変形例を示す断面図

【図18】n型エミッタ層の実質的な幅Wmを説明するための図

【図19】従来のメサ型GTOの素子構造を示す断面図 【符号の説明】 \* 1 ··· n 型ベース層 (第 1 導電型ベース層)

2…p型エミッタ層(第2導電型エミッタ層)

3…アノード電極(第1の主電極)

4…p型ベース層 (第2導電型ベース層)

5…n型エミッタ層(第1導電型エミッタ層)


6…カソード電極(第2の主電極)


7…ゲート電極(制御電極)


8 ··· p型コンタクト層

9…n型短絡層

【図1】 【図2】







【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成13年4月13日(2001.4.13)

【公開番号】特開平8-250708

【公開日】平成8年9月27日(1996.9.27)

【年通号数】公開特許公報8-2508

【出願番号】特願平7-49658

【国際特許分類第7版】

H01L 29/744

29/74

(FI)

H01L 29/74

C D

### 【手続補正書】

【提出日】平成12年3月15日(2000. 3. 1 5)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】第1導電型ベース層の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型エミッタ層と、前記第2導電型ベース層と反対側の前記第1導電型ベース層の表面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に設けられた第1の主電極と、前記第1導電型エミッタ層に設けられた第2の主電極とからなる電力用半導体素子が配列形成されてなり、前記第2導電型ベース層の最大不純物濃度が2×10<sup>17</sup>cm<sup>-3</sup>以下であることを特徴とする電力用半導体装置。

【請求項2】ドレインが前記第2の主電極に接続されたトレンチ型MOSFETまたはプレーナ型MOSFETをさらに有することを特徴とする請求項1に記載の電力用半導体装置。

【請求項3】第1導電型ベース層の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型エミッタ層と、前記第2導電型ベース層と反対側の前記第1導電型ベース層の表面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に設けられた制御電極と、前記第1導電型エミッタ層に設けられた第1の主電極と、前記第1導電型エミッタ層に設けられた第2の主電極とからなる電力用半導体素子が配列形成されてなり、前記第2導電型ベース層の最

大不純物濃度が2×10<sup>17</sup>cm<sup>-3</sup>以下、前記第2の主電極を挟んで隣り合う前記制御電極同士の距離が前記第1 導電型ベース層の厚さの1/6以上であることを特徴とする電力用半導体装置。

【請求項4】第1導電型ベース層の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型エミッタ層と、前記第2導電型ベース層と反対側の前記第1導電型ベース層の表面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に設けられた制御電極と、前記第2導電型エミッタ層に設けられた第1の主電極と、前記第1導電型エミッタ層に設けられた第2の主電極とからなる電力用半導体素子が配列形成されてなり、前記第2導電型ベース層の最大不純物濃度が2×10<sup>11</sup>cm<sup>-3</sup>以下、前記第2の主電極を挟んで隣り合う前記制御電極同士の距離と、前記第1導電型エミッタ層の実質的な幅との積が10000μm<sup>1</sup>以下であることを特徴とする電力用半導体装置。

【請求項5】第1導電型ベース層の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型エミッタ層と、前記第2導電型ベース層と反対側の前記第1導電型ベース層の表面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に設けられた第1の主電極と、前記第1導電型エミッタ層に設けられた第1の主電極と、前記第1導電型エミッタ層に設けられた第2の主電極とからなる電力用半導体素子が配列形成されてなり、前記第2導電型ベース層の最大不純物濃度が2×10<sup>17</sup>cm<sup>-1</sup>以下、前記第2の主電極を挟んで隣り合う前記制御電極同士の距離が前記第1導電型ベース層の厚さの1/6以上、前記第2の主電極を挟んで隣り合う前記制御電極同士の距離と、前記第1導電型エミッタ層の実質的な幅との積が10000μm<sup>1</sup>以下であることを特徴とする電力用半導体装置。